UNIVERSITE DE GRENOBLE

    Collège Doctoral
_____________________________________________________________________________________________________________________________________________________________
ANNEE UNIVERSITAIRE 2010/2011

AVIS DE SOUTENANCE DE THESE

 [ Pour confirmation des horaire et lieu de Soutenance de la Thèse par le Doctorant
et diffusion via Internet par le Bureau de Gestion des Thèses du Service Central de Scolarité à une liste pré-établie de destinataires ]

Toutes les rubriques mentionnées doivent être obligatoirement renseignées et leur mise en forme respectée, par le Doctorant.

Le Jeudi 24 Février 2011 à 10H 
Soutenance de M  Hatem Mohamed ZAKARIA RADWAN  pour une thèse de DOCTORAT de l’Université de Grenoble, spécialité  Micro et Nano Electronique   intitulée : Architecture Asynchrone pour L’Efficacité Energétique et L’Amélioration du Rendement en Fabrication dans les Technologies Décananométriques: Application à un Système sur Puce Multi-Cœurs . 

Lieu : Amphithéatre Gosse,  Grenoble INP, 46 avenue Félix Viallet - 38031 Grenoble

Thèse préparée dans le laboratoire TIMA, sous la direction conjointe de M Laurent Fesquet (TIMA)                                                    et M Marc Renaudin (TIEMPO).

RESUME DE THESE 
La réduction continuelle des dimensions dans les technologies CMOS a ouvert la porte à la conception de circuits complexes multi-cœurs (SoC). Malheureusement dans  les technologies nanométriques, les performances des systèmes intégrés après fabrication ne sont pas complètement prédictibles. Par conséquent, la conception de tels systèmes dans les technologies nanométriques est désormais contrainte par de nombreux paramètres tels que la robustesse aux variations des procédés de fabrication et la consommation d'énergie. Ceci implique de disposer d'algorithmes efficaces, intégrés dans la puce, susceptibles d'adapter le comportement du système aux variations des charges des processeurs tout en faisant face simultanément aux variations des paramètres qui ne peuvent pas être prédits ou modélisées avec précision au moment de la conception. Dans ce contexte, ce travail de thèse porte sur la conception de systèmes dit « GALS » (Globally Asynchronous Locally Synchronous) conçus autour d’un réseau de communication intégré à la puce (Network-on-Chip ou NoC) exploitant les nouvelles générations de technologie CMOS.  Une nouvelle méthode permettant de contrôler dynamiquement la vitesse des différents îlots du NoC grâce à un contrôle de la tension et de la fréquence en fonction de la qualité locale des procédés de fabrication sur chaque îlot est proposée. Cette technique de contrôle permet d’améliorer les performances du système en consommation, et d’augmenter son rendement en fabrication grâce à l’utilisation des synergies au sein du système intégré. 
MEMBRES DU JURY
Michel ROBERT (LIRMM - Montpellier), Président
Olivier SENTIEYS (ENSSAT - Lannion), Rapporteur
Habib MEHREZ   (LIP6 - Paris), Rapporteur
Carlos Canudas-de-Wit (GIPSA-Lab - Saint Martin d'Hères), Examinateur
Laurent Fesquet (TIMA, Grenoble), Directeur de thèse
Marc Renaudin (TIEMPO, Montbonnot Saint Martin), Co-encadrant
Mario Diaz Nava (STMicroelectronics, Grenoble), Invité
	
	Fait à Grenoble, le 17 Février 2011